Что такое двоично десятичный счетчик

5.2.4. Двоично-десятичные счетчики

Двоично-десятичные счетчики реализуют счет импульсов в десятичной системе счисления, причем каждая десятичная цифра от нуля до девяти кодируется четы­рехразрядным двоичным кодом (тетрадой). Эти счетчики часто называют десятич­ными или декадными, поскольку они работают с модулем счета, кратным десяти.

Многоразрядный двоично-десятичный счетчик строится на основе регулярной цепочки декад, при этом первая (младшая) декада имеет вес 10°, вторая — 10 1 , тре­тья —10 2 и т.д.

Декада строится на основе четырехразрядного двоичного счетчика, в котором исключается избыточное число состояний. Исключение лишних шести состояний в декаде достигается многими способами:

предварительной записью числа 6 (двоичный код 0110); после счета девя­того импульса выходной код равен 1111 и десятичный сигнал возвращает счетчик в исходное состояние 0110. Таким образом, здесь результат счета фиксируется двоичным кодом с избытком 6;

блокировкой переносов: счет импульсов до девяти осуществляется в дво­ичном коде, после чего включаются логические связи блокировки перено­сов; с поступлением десятого импульса счетчик заканчивает цикл работы и возвращается в начальное нулевое состояние;

введением обратных связей, которые обеспечивают счет в двоичном коде и принудительное переключение счетчика в нулевое начальное состояние после поступления десятого импульса.

Схема синхронного десятичного счетчика с блокировкой переносов показана на рис. 5.20.

Рисунок 5.20-Схема десятичного счетчика на JK-триггерах

В этой схеме С-входы используются как счетные. С приходом десятого импуль­са на С-вход младшего разряда JK-триггера обнуляются первый и четвертый разря­ды и сигналом с выхода Q₄ блокируют переключения второго и третьего разряда. Схема суммирующего счетчика с обратными связями (один разряд) показана на рис. 5.21.

Рисунок 5.21-Схема десятичного суммирующего счетчика cобратными связями

После сброса в нулевое начальное состояние на счетный вход первого тригге­ра поступают суммируемые импульсы U + . Сигналы переноса в старшие разряды формируются обычным асинхронным способом. Счет до девяти ведется в двоичном коде.

После прихода десятого входного импульса обратная связь на основе схемы совпадения вырабатывает сигнал P=U + Q₄Q₃Q₂Q_l, который является переносом для старшей декады и одновременно переключает счетчик в нулевое состояние.

Далее цикл работы счетчика повторяется.

Схема пятиразрядного суммирующего двоично-десятичного счетчика показана на рис. 5.22.

Рисунок 5.22-Схема пятиразрядного суммирующего двоично-десятичного счетчика

Модуль данного счетчика составляет К_сч = 10 5 = 100000, емкость счета AU = К_сч — 1= 99999.

Выходы триггеров каждой декады подключаются ко входам дешифраторов, ко­торые обеспечивают визуальную индикацию состояния счетчика с помощью разного рода световых табло.

5.2.5. Счетчики с единичным кодированием

При единичном (унитарном) кодировании состояния n—разрядного счетчика различаются только местоположением одной единицы, называемой маркирующим кодом; в других разрядах записаны нули. В отдельных случаях маркирующий код состоит из двух единиц и называется парно-единичным.

Счетчик с единичным кодированием — это цепочка триггеров, в которой обес­печивается сдвиг предварительно записанного маркирующего кода по «кольцу» в на­правлении старших разрядов (прямой счет) или младших (обратный счет). Такие счетчики часто называют кольцевыми (по аналоги с кольцевыми регистрами сдвига).

Счетчик с единичным кодированием характеризуется:

модулем К_Сч = п и емко­стью счета N_max = n — 1.

Таким образом, число состояний кольцевого счетчика равно его разрядности и существенно меньше в сравнении с другими типами счетчиков.

В кольцевых счетчиках каждый разряд имеет вес, равный номеру состояния 0, 1, 2. (п — 1). Из состояния (п — 1) после поступления очередного импульса счетчик образует на выходе сигнал окончания цикла (переполнения) и возвращается в на­чальное состояние с помощью цепи обратной связи с выхода старшего разряда Qn на вход младшего разряда Q₁.

Схема четырехразрядного кольцевого счетчика пока­зана на рис. 5.23, а.

Рисунок 5.22-Схема и временная диаграмма кольцевого счетчика

Перед началом работы по входу D схемы ИЛИ в младший разряд счетчика за­писывается единица и устанавливается начальный код Q₄Q₃Q₂Q₁ = 0001.

С поступ­лением каждого счетного импульса по входу синхронизации единичный код после­довательно сдвигается в сторону старших разрядов; при этом младшие разряды, выполненные на D-триггерах с динамическим управлением, обнуляются.

После при­хода четвертого импульса счетчик возвращается в начальное состояние с помощью сигнала с выхода Q₄ на вход схемы ИЛИ.

Практическое использование кольцевых счетчиков объясняется следующими его достоинствами:

не требует выходного дешифратора, поскольку все состояния отличаются наличием единицы только в одном каком-либо триггере;

в процессе счета всегда переключается в единичное состояние только один триггер, что обеспечивает минимальное значение t_yct;

упрощается построение схемы контроля счетчика.

Схема счетчика Джонсона (рис. 5.24) строится на основе кольцевого, в котором обратная связь реализуется подключением инверсного выхода старшего разряда ко входу младшего.

Рис. 5.24. Счетчик Джонсона: а — схема; б— временные диаграммы

Счетчик Джонсона характеризуется модулем счета К_сч = 2n и емкостью счета N_max = 2п — 1. Таким образом, число состояний счетчика Джонсона в два раза боль­ше аналогичного параметра кольцевого счетчика. Однако информация на выходах счетчика Джонсона представляется не в двоичной позиционной системе счисления, которая требует дополнительного преобразования. Как видно из временных диа­грамм (рис. 5.24, б), в процессе счета вначале двигается «волна» единиц, а затем — «волна» нулей. Дешифрация состояний счетчика Джонсона осуществляется проще в сравнении с двоичными позиционными счетчиками.

Цифровые счетчики импульсов

Цифровым счетчиком (англ. Counter) импульсов называется устройство, предназначенное для счета числа входных импульсов и фиксирующее это число в двоичном коде.

Счетчики строятся на основе триггеров, поэтому счет импульсов ведется в двоичной системе счисления.

Основными параметрами счетчика являются разрядность п и коэффициент (модуль) счета К_сч. Разрядность п определяется числом двоичных разрядов счетчика, а коэффициент счета К_сч — общим числом комбинаций, которые могут появиться на его выходе.

Максимальное число, которое может зарегистрировать счетчик, определяется выражением N_max = К_сч — 1, так как в одном из тактов счетчик принимает нулевое состояние.

Классификация. По коэффициенту счета счетчики подразделяются на двоичные, двоично-десятичные и с произвольным коэффициентом счета.

К двоичным относятся счетчики, у которых коэффициент счета определяется соотношением К_сч = 2 п (где п — число разрядов счетчика).

К двоично-десятичным относятся счетчики, у которых коэффициент счета К_сч = 10 1 (где I — число декад в счетчике).

По направлению счета (по характеру производимой арифметической операции) счетчики делятся на суммирующие, вычитающие и реверсивные.

Если при поступлении на вход очередного активного уровня сигнала его содержимое увеличивается на единицу, то такой счетчик называется суммирующим, а если уменьшается на единицу — вычитающим.

Реверсивный счетчик допускает в процессе работы переключение из режима суммирования в режим вычитания и наоборот.

По способу подачи счетных импульсов различают счетчики синхронные (параллельные) и асинхронные.

Счетчик называют синхронным, если состояния всех его выходов устанавливаются в определенные моменты времени, определяемые импульсами синхронизации. У асинхронных счетчиков состояния могут устанавливаться с некоторой задержкой друг относительно друга.

По способу передачи сигналов переноса различают счетчики параллельного, сквозного, последовательного и смешанного типов.

Асинхронный суммирующий двоичный счетчик. В суммирующем счетчике поступление на вход очередного импульса вызывает увеличение на единицу хранимого в счетчике числа. В результате в счетчике устанавливается число, которое получается путем суммирования предыдущего значения с единицей. Это суммирование производится по правилам арифметического сложения в двоичной системе счисления.

На рис. 11.35, а приведена схема четырехразрядного асинхронного суммирующего двоичного счетчика.

Счетчик состоит из последовательно соединенных Т-триггеров DD1.. .DD4. Прямой выход Q предыдущего триггера подключен к Т-входу последующего. Для построения четырехразрядного счетчика используется четыре Т-триггера с динамическим управлением по срезу. Входные импульсы подаются на счетный вход первого триггера. Прямые выходы триггеров Q₀, Q_l5 Q₂, Q₃ представляют собой выходы счетчика. Каждый выход счетчика представляет собой разряд двоичного кода. Причем выход Q₀ является младшим разрядом счетчика, а выход Q₃ — старшим. Счет числа входных импульсов ведется в двоичной системе счисления.

Триггеры имеют асинхронные инверсные R-входы предварительной установки, которые объединены и представляют собой общий вход R счетчика.

На рис. 11.35, в приведены временные диаграммы, поясняющие работу асинхронного суммирующего двоичного счетчика.

При установочном сигнале R = 0 все триггеры устанавливаются в исходное состояние (сбрасываются). В результате счетчик будет находиться в состоянии сброса, и на выходах счетчика будем иметь Q₃ = = Q2 = Qi = Qo = 0- Это состояние будет длиться сколь угодно долго, пока на входе R присутствует лог.О. В течение всего этого времени счетчик не будет реагировать на входные импульсы.

При установочном сигнале R = 1 происходит работа счетчика, которая заключается в следующем.

Срезом каждого входного импульса переключается первый триггер DD 1. Срезом импульса с выхода Q₀ первого триггера DD 1 переключается второй триггер DD2. Срез импульса с выхода Q₃ второго триггера DD2 вызывает переключение третьего триггера DD3. И, наконец, срезом импульса с выхода Q₂ третьего триггера DD3 переключается четвертый триггер DD4.

Рис. 11.35. Асинхронный суммирующий двоичный счетчик:

а — схема; б — условное обозначение; в — временные диаграммы работы

При поступлении среза 16-го импульса счетчик автоматически обнуляется (переполняется), т.е. на его выходах устанавливается Q₃ = Q₂ = = Qi = Qo = 0.

Из анализа временных диаграмм построим таблицу переходов (табл. 11.22) суммирующего двоичного счетчика.

Из табл. 11.22 видно, что десятичный эквивалент двоичного кода на выходах счетчика представляет собой количество поступивших на его счетный вход импульсов.

Например, при приходе на вход счетчика среза 9-го импульса на его выходах установится двоичный код 1001, десятинный эквивалент которого будет равен подсчитанному количеству импульсов:

Коэффициент счета данного четырехразрядного двоичного счетчика будет равен К_сч = 2 П = 2 4 = 16, а максимальное число, подсчитанных импульсов — iV_max = К_сч — 1 = 16 — 1 = 15.

После записи максимального числа счетчик автоматически обнуляется и при дальнейшем поступлении на вход импульсов начинается новый цикл счета. Следует отметить, что частота повторения выходного сигнала в i-м разряде в 2 г раза меньше частоты входных импульсов (см. рис. 11.35, в). По этой причине суммирующие счетчики часто также применяются в качестве делителей частоты.

Таблица 11.22

Таблица переходов суммирующего двоичного счетчика

Рассмотренный счетчик является асинхронным, так как триггеры срабатывают не одновременно из-за задержек в последовательном распространении сигнала. На временных диаграммах (см. рис. 11.35, в) эти задержки не показаны.

Такие счетчики часто называют счетчиками с последовательным переносом.

На рис. 11.35, б изображено условное обозначение четырехразрядного суммирующего двоичного счетчика.

Вверху основного поля изображено обозначение СТ2, указывающее на то, что это устройство — двоичный счетчик. Счетчик имеет один счетный вход С с динамическим управлением_по срезу и асинхронный инверсный вход предварительной установки R с активным логическим уровнем лог.О. Счетчик — четырехразрядный, так как имеет четыре выхода, обозначенные цифрами 1, 2, 4, 8, представляющими весовые коэффициенты разрядов двоичного кода. На выходах счетчика нет инверсий (кружочков), следовательно, его выходы — прямые.

Асинхронные суммирующие двоичные счетчики входят в состав некоторых ИМС, например, четырехразрядный двоичный счетчик КР1533ИЕ5.

Асинхронный суммирующий двоично-десятичный счетчик. Двоично-десятичным (десятичным) счетчиком называется счетчик с коэффициентом счета К_сч = 10.

Схему двоично-десятичного счетчика можно получить введением в двоичный счетчик дополнительных логических связей, обеспечивающих его работу в соответствии с двоично-десятичным кодом (bcd- кодом).

На рис. 11.36, а приведена схема асинхронного суммирующего двоично-десятичного счетчика.

Схема состоит из двоичного счетчика на Т-триггерах DD1. DD4 (см. рис. 11.36, а) и ЛЭ «И» на DD5 и «ИЛИ-HE» на DD6, обеспечивающих дополнительные логические связи. Входы ЛЭ «И» на DD5 подключены к выходам триггеров на DD2 и DD4, т.е. к выходам счетчика Q₂ и Q₃ соответственно. Один вход ЛЭ «ИЛИ-HE» на DD6 подключен к выходу ЛЭ DD5, а другой — является внешним входом установки R. При этом выход ЛЭ DD6 соединен с входами R предварительной установки всех триггеров.

На рис. 11.36, в приведены временные диаграммы, поясняющие работу асинхронного суммирующего двоично-десятичного счетчика.

При установочном сигнале R = 0 все триггеры устанавливаются в исходное состояние (сбрасываются) и на выходах счетчика устанавливается Q₃ = Q₂ = Qi = Qo = 0. В течение всего этого времени счетчик не будет реагировать на входные импульсы.

При установочном сигнале R = 1 происходит работа счетчика, которая заключается в следующем. До прихода на вход счетчика 10-го импульса (среза) счетчик работает как асинхронный суммирующий двоичный счетчик (см. рис. 11.36, в). При поступлении на его вход среза 10-го импульса выходы устанавливаются в состояние Q₃ = 1, Q₂ = О, Q_x = 1, Q₀ = 0, что соответствует двоичному коду 1010. Лог.1 на выходах Q₃ и Q_x поступают на входы ЛЭ DD5 и устанавливают на его выходе также лог.1. Лог.1 с выхода ЛЭ DD5 поступает на один из входов ЛЭ DD6, что приводит к появлению на его выходе лог.О, который является активным для входов предварительной установки R Т-триггеров DD1. DD4. В результате триггеры сбрасываются, и на выходах счетчика устанавливается

Q.3 = Q2 = Qi = Qo = О-

Таким образом, при поступлении среза 10-го импульса появление лог.1 на выходе Qj совместно с лог.1 выходе Q₃ приводит к обнулению счетчика, т.е. на выходах устанавливается Q₃ = Q₂ = Qi = Qo = 0.

Счетчик также можно сбросить внешним сигналом лог.1 на входе R, появление которого на входе ЛЭ DD6 приводит к появлению на его выходе лог.О и сбросу триггеров.

Puc. 11.36. Асинхронный суммирующий двоично-десятичный счетчик:

а — схема; б — условное обозначение; в — временные диаграммы работы

Из анализа временных диаграмм построим таблицу переходов (табл. 11.23) суммирующего двоичного счетчика.

Из табл. 11.23 видно, что десятичный эквивалент двоичного кода на выходах счетчика представляет собой количество поступивших на его счетный вход импульсов.

Коэффициент счета данного двоично-десятичного счетчика в соответствии с количеством состояний его выходов будет равен К_сч = 10, а максимальное число, подсчитанных импульсов — IV_max = К_сч — 1 = 10 — -1 = 9.

После записи максимального числа счетчик автоматически обнуляется и при дальнейшем поступлении на вход импульсов начинается новый цикл счета.

Рассмотренный счетчик, также как предыдущий двоичный, является асинхронным. На временных диаграммах (рис. 11.36, в) не учтены задержки в распространении сигнала.

На рис. 11.36, б изображено условное обозначение четырехразрядного суммирующего двоичного счетчика.

Вверху основного поля изображено обозначение СТ2/10, указывающее на то, что это устройство — двоично-десятичный счетчик. Счетчик имеет один счетный вход С с динамическим управлением по срезу и асинхронный прямой вход предварительной установки R с активным логическим уровнем лог.1. Счетчик — четырехразрядный, так как имеет четыре выхода, обозначенные цифрами 1, 2, 4, 8, представляющими весовые коэффициенты разрядов двоичного кода. На выходах счетчика нет инверсий (кружочков), следовательно, его выходы — прямые.

Счётчики

Счетчик импульсов — это последовательностное цифровое устройство, обеспечивающее хранение слова информации и выполнение над ним микрооперации счета, заключающейся в изменении значения числа в счетчике на 1. По существу счетчик представляет собой совокупность соединенных определенным образом триггеров. Основной параметр счетчика — модуль счета. Это максимальное число единичных сигналов, которое может быть сосчитано счетчиком.

Счётчики используются для построения таймеров или для выборки инструкций из ПЗУ в микропроцессорах. Они могут использоваться как делители частоты в управляемых генераторах частоты (синтезаторах). При использовании в цепи ФАП счётчики могут быть использованы для умножения частоты как в синтезаторах, так и в микропроцессорах. Счетчики импульсов — непременные узлы электронных часов, микрокалькуляторов, частотомеров и многих других приборов и устройств цифровой техники. Основой их служат триггеры со счетным входом. По логике действия и функциональному назначению счетчики импульсов подразделяют на цифровые счетчики и делители частоты. Первые из них обычно называют просто счетчиками.

Простейшим одноразрядным счетчиком импульсов может быть JK-триггер и D-триггер, работающий в счетном режиме. Он считает входные импульсы по модулю 2-каждый импульс переключает триггер в противоположное состояние. Один триггер считает до двух, два соединенных последовательно считают до четырех, n триггеров — до 2 n импульсов. Результат счета формируется в заданном коде, который может храниться в памяти счетчика или быть считанным другим устройством цифровой техники-дешифратором.

Счетчики импульсов классифицируют

по модулю счета:

• двоично-десятичные;
• двоичные;
• с произвольным постоянным модулем счета;
• с переменным модулем счета;

по направлению счета:

• суммирующие;
• вычитающие;
• реверсивные;

по способу формирования внутренних связей:

• с последовательным переносом;
• с параллельным переносом;
• с комбинированным переносом;
• кольцевые.

Двоичные асинхронные счётчики

Простейший вид счётчика — двоичный может быть построен на основе T-триггера. T-триггер изменяет своё состояние на прямо противоположное при поступлении на его вход синхронизации импульсов. Для реализации T-триггера можно воспользоваться универсальным D-триггером с обратной связью, как это показано на рисунке 1.

Рис. 1 — Построение счетного T-триггера на универсальном D-триггере.

В этой схеме, так как на вход триггера подается сигнал с инверсного выхода микросхемы, при поступлении тактовых импульсов сигнал на выходе будет меняться с 0 на 1 и наоборот. Временная диаграмма сигналов на входе и выходах триггера приведена на рисунке 2.

Рис. 2 — Временная диаграмма работы T-триггера

Таким образом у нас появился счётчик, считающий до двух. Обычно требуется посчитать количество импульсов, которое больше двух. В этом случае можно использовать выходной сигнал счетного триггера как входной сигнал для следующего триггера, то есть соединить триггеры последовательно. Так можно построить любой счётчик, считающий до максимального числа, кратного степени два.

Схема счётчика, позволяющего посчитать до 16 импульсов приведена на рисунке 3, а временная диаграмма сигналов на входе и выходах этого счётчика приведена на рисунке 4.

Рис. 3 — Схема четырёхразрядного счётчика, построенного на универсальных D-триггерах.

Рис. 4 — Временная диаграмма четырёхразрядного счётчика.

Как видно из временной диаграммы, на выходах этого двоичного счётчика последовательно появляются цифры от 0 до 15. Естественно эти цифры записаны в двоичном виде. Они приведены в таблице 1. То есть, при поступлении на счётный вход очередного импульса, содержимое счётчика увеличивается на 1. Поэтому такие счётчики получили название суммирующих двоичных счётчиков.

Изменение уровней на выходе суммирующего счётчика при поступлении на его вход импульсов

Номер входного импульса	Q3	Q2	Q1	Q0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1

Существуют готовые микросхемы асинхронных двоичных счётчиков. Классическим примером такого счётчика является микросхема 555ИЕ5. Её изображение на принципиальных схемах приведено на рисунке 5. В этой микросхеме существует вход обнуления микросхемы R, который позволяет записать во все триггеры счётчика нулевое значение.

Рис. 5 — Четырёхразрядный двоичный счётчик.

Двоичные вычитающие асинхронные счётчики

Счётчики могут не только увеличивать своё значение на единицу при поступлении на вход импульсов но и уменьшать его. Такие счётчики получили название вычитающих счётчиков. Для реализации вычитающего счётчика достаточно чтобы T-триггер срабатывал по переднему фронту входного сигнала. Это можно осуществить инвертированием этого сигнала. В схеме, приведенной на рисунке 6, для реализации вычитающего счётчика сигнал на входы последующих триггеров подаются с инверсных выводов предыдущих триггеров.

Рис. 6 — Схема четырёхразрядного двоичного вычитающего счётчика на универсальных D-триггерах.

Временная диаграмма этого счётчика приведена на рисунке 7. По этой диаграмме видно, что при поступлении на вход счётчика первого же импульса на выходах появляется максимально возможное для четырёхразрядного счётчика число 15. При поступлении следующих импульсов содержимое счётчика уменьшается на единицу. Этот процесс продолжается до тех пор, пока содержимое счётчика не станет вновь равно 0.

Рис. 7 — Временная диаграмма четырёхразрядного вычитающего счётчика.

Все возможные состояния сигналов на выходах счётчика при поступлении импульсов на вход микросхемы приведены в таблице 2.

Изменение уровней на выходе вычитающего счётчика при поступлении на его вход импульсов

Номер входного импульса	Q3	Q2	Q1	Q0
0	0	0	0	0
1	1	1	1	1
2	1	1	1	0
3	1	1	0	1
4	1	1	0	0
5	1	0	1	1
6	1	0	1	0
7	1	0	0	1
8	1	0	0	0
9	0	1	1	1
10	0	1	1	0
11	0	1	0	1
12	0	1	0	0
13	0	0	1	1
14	0	0	1	0
15	0	0	0	1

Для тех, кто привык работать с реально выпускаемыми микросхемами, следует обратить внимание, что для примера были использованы D-триггеры, работающие по заднему фронту. Микросхемы 1533ТМ2 (два D-триггера в одном корпусе) срабатывают по переднему фронту, поэтому схемы для суммирующего и вычитающего счётчика поменяются местами.

Недвоичные счётчики с обратной связью.

Если посмотреть на временную диаграмму сигналов на выходах двоичного счётчика, приведённого на рисунке 4, то можно увидеть, что частота сигналов на его выходах будет уменьшаться в два раза по отношению к предыдущему выходу. Это позволяет использовать счетчики в качестве делителей частоты входного сигнала. Эти делители частоты могут быть использованы в устройствах формирования высокостабильных генераторов частоты (синтезаторов частот). Частоты могут быть использованы либо для синхронизации цифровых устройств (в том числе и микропроцессоров) либо в качестве задающих генераторов радиоприёмных и радиопередающих устройств.

При использовании цифровых счётчиков в качестве устройств формирования опорных частот может потребоваться обеспечить коэффициент деления, отличающийся от степени числа 2. Ещё одна ситуация, когда необходимо применять недвоичные счётчики возникает при отображении информации, записанной в счётчике. Человек, который работает с электронной техникой, привык работать с десятичной системой счисления, поэтому возникает необходимость отображать хранящееся в счётчике число в непосредственно десятичном виде. Это намного проще сделать, если и счет вести сразу в двоично-десятичном коде. Иначе для индикации потребуется перекодировать информацию из двоичного в двоично-десятичный код.

Построить недвоичный счётчик можно из двоичного за счёт выбрасывания лишних комбинаций единиц и нулей. Это может быть осуществлено при помощи обратной связи. Для этого при помощи дешифратора определяется число, соответствующее коэффициенту счёта, и сигнал с выхода этого дешифратора обнуляет содержимое двоичного счётчика. В качестве примера на рисунке 8 приведена схема двоично-десятичного счётчика.

Рис. 8 — Схема десятичного счётчика, построенного на основе двоичного счётчика.

В этой схеме дешифратор построен на двухвходовой схеме «2И», входящей в состав микросхемы двоичного счётчика. Дешифратор декодирует число 10 (1010 в двоичной системе счисления). В соответствии с принципами построения схем по произвольной таблице истинности для построения дешифратора требуется ещё два инвертора, подключённых к выходам 1 и 4. Однако после сброса счётчика числа, большие 10 никогда не смогут появиться на выходах микросхемы. Поэтому схема дешифратора упрощается и вместо четырёхвходовой схемы «4И» можно обойтись двухвходовой схемой. Инверторы тоже оказываются лишними.

При использовании счётчиков в качестве делителей частоты тоже можно воспользоваться обратной связью. Приведём в качестве примера схему делителя частоты на 1000. При разработке делителя прежде всего определим сколько потребуется микросхем двоичных счётчиков. Для этого определим степень числа 2, при которой число M=2 n будет больше требуемого числа 1000. Это будет число 10. При возведении основания системы счисления 2 в 10 степень получится число 1024. То есть, при использовании для построения делителя частоты непосредственно триггеров, достаточно будет десяти триггеров. Однако обычно для построения делителей частоты используют готовые двоичные счётчики, поэтому определим необходимое количество микросхем двоичных счётчиков. При использовании четырёхразрядных двоичных счётчиков достаточно будет трёх микросхем, так как в трёх микросхемах будет 3*4=12 триггеров, что заведомо больше минимального числа триггеров.

Следующим этапом построения делителя частоты будет перевод коэффициента деления 1000 в двоичное представление. Десятичное число 1000 в двоичном виде будет выглядеть как 0011 1110 1000. В этом числе шесть единиц, поэтому для построения делителя будет достаточно шестивходовой схемы «И». Однако такие схемы не выпускаются, поэтому воспользуемся микросхемой «8И-НЕ». Неиспользуемые входы этой микросхемы подключим к питанию. Ненужную нам инверсию сигнала скомпенсируем дополнительным инвертором. Получившаяся схема делителя на 1000 приведена на рисунке 9.

Рис. 9 — Схема делителя на 1000, построенного на основе трёх двоичных счётчиков.

При использовании счётчиков в составе синтезаторов частот может потребоваться формирование целого диапазона частот. В этом случае делитель должен обладать возможностью изменения коэффициента деления (ДПКД). При использовании обратной связи для этого потребуется полный дешифратор и переключатели его выходов на вход сброса счётчика. Схема при этом получается сложной, а управление неудобным. Пример двухразрядного делителя с переменным коэффициентом деления (ДПКД), построенного на десятичных счётчиках приведён на рисунке 4.

Рис. 10 — Схема делителя с переменным коэффициентом деления с максимальным коэффициентом деления 100,
построенного на основе двух десятичных счётчиков.

Микросхемы счётчики

Всем доброго времени суток! Сегодня буду рассказывать про счётчики, но не электрические или газовые, а про цифровые микросхемы счётчики. Счётчики являются, как и регистры, производными от триггеров, но в отличие от микросхем регистров, в микросхемах счётчиках связи между триггерами значительно сложнее и в результате функционал их больше, чем регистров.

Для сборки радиоэлектронного устройства можно преобрески DIY KIT набор по ссылке.

Из самого названия данного типа цифровых микросхем понятно, что они занимаются подсчётом импульсов пришедших на их входы. То есть каждый пришедший импульс на вход счётчика увеличивает или уменьшает двоичный код на его выходах. Счётчики могут работать в различных режимах, которые определяется связями внутренних триггеров. Режим, в котором идёт увеличение выходного кода, называют режимом прямого счёта, а если идёт уменьшение выходного кода, то это режим обратного или инверсного счёта. Счётчики предназначены также для преобразования из двоичной системы счисления в десятичную систему, но существуют и другие типы счётчиков, например счётчики-делители, у которых на выходе частота импульсов в некоторое количество раз меньше частоты входных импульсов. Для микросхем счётчиков в стандартных сериях существует специальный суффикс ИЕ, например К555ИЕ19, К155ИЕ2.

Все типы счётчиков можно разделить на три основные группы, которые различаются быстродействием:

• асинхронные (или последовательные) счётчики;
• синхронные счётчики с асинхронным переносом (или параллельные счётчики с последовательным переносом);
• синхронные (или параллельные) счётчики.

Асинхронные счётчики

Данные типы счётчиков состоят из цепочёк JK-триггеров, которые работают в счётном режиме, когда выход предыдущего триггера служит входом для следующего. В такой схеме триггеры включаются последовательно, а, следовательно, и выходы счётчика также переключаются последовательно, один за другим (отсюда второе название асинхронных счётчиков – последовательные счётчики). Так как переключение разрядов происходит с некоторой задержкой, поэтому и сигналы на выходах счётчика появляются не одновременно с входным сигналом и между собой, то есть асинхронно.

Микросхемы асинхронных счётчиков применяются не очень часто, в качестве примера можно привести микросхемы типа ИЕ2 (четырёхразрядный двоично-десятичный счётчик), ИЕ5 (четырёх разрядный двоичный счётчик) и ИЕ19 (сдвоенный четырёхразрядный счётчик).

Асинхронные счётчики: слева направо ИЕ2, ИЕ5, ИЕ19.

Данные типы счётчиков имеют входы сброса в нуль (вход R), вход установки в 9 (вход S у ИЕ2), счётный или тактовый вход (вход С) и выходы, которые могут обозначаться как номера разрядов (0, 1, 2, 4) или как вес каждого разряда (1, 2, 4, 8).

Микросхема К555ИЕ2 относится к двоично-десятичным счётчикам, то есть счёт у неё идет от 1 до 9, а потом выводы обнуляются и счёт идёт сначала. Внутренне данный счётчик состоит из четырёх триггеров, которые разделены на две группы: один триггер (вход С1, выход 1) и три триггера (вход С2, выходы 2, 4, 8). Такая внутренняя организация позволяет значительно расширить применение данного типа микросхемы, например данную микросхему можно использовать в качестве делителя на 2, на 5 или на 10. Счётчик ИЕ2 имеет два входа для сброса в нуль объединенных по И, а так же два входа для установки в 9 тоже объединённых по И.

Для реализации счёта необходимо сбросить счётчик подачей на входы R высокого логического уровня, а на один из входов S сигнал низкого уровня. В таком режиме счётчик будет «обнулён» и последовательный счёт заблокирован. Чтобы восстановить функцию счета необходимо установить на входы R низкий уровень сигнала.

Для организации делителя на 2 необходимо подавать сигнал на С1, а снимать с выхода 1; делитель на 5 подавать сигнал на С2, а снимать с выхода 8; делитель на 10 выход 8 соединяют с С1, сигнал подают на С2, а снимают с выхода 1.

Микросхема К555ИЕ5 представляет собой двоичный счётчик, в отличие от ИЕ2 считает до 16 и сбрасывается в нуль. Также как и ИЕ2 состоит из двух групп триггеров со входами С1 и С2, а выходы 1 и 2,4,8. В отличии от ИЕ2 имеет только два входа сброса в нуль, а входов установки нет.

Микросхема К555ИЕ19 практически идентична двум микросхемам К555ИЕ5 и представляет собой два чётырёхразрядных двоичных счётчика, каждый счётчик имеет свой счётный вход С и вход сброса R. Если объединить выход 8 первого счётчика и вход С второго счётчика, то можно получить восьмиразрядный двоичный счётчик.

Синхронные счётчики с асинхронным переносом

Синхронные счётчики в отличие от асинхронных переключение разрядов идёт без задержки, то есть параллельно. Эта параллельность достигается за счёт более сложной внутренней связи между триггерами. Но также это привело к тому, что управлять данными счётчиками несколько сложнее, чем асинхронными. Зато возможностей у синхронных счётчиков значительно больше. Для увеличения разрядности синхронных счётчиков в данных типах счётчиков используется специальные выходы. От принципа формирования сигнала на этих выходах синхронные счётчики делятся на счётчики с асинхронным (последовательным) переносом и счётчики с синхронным (параллельным) переносом.

Основная суть работы синхронных счётчиков с асинхронным переносом заключается в следующем: переключение разрядов осуществляется одновременно, а сигнал переноса вырабатывается с некоторой задержкой. Быстродействие данных счётчиков выше, чем асинхронных, но ниже чем чисто синхронных. Типичными представителями синхронных счётчиков с асинхронным переносом являются микросхемы К555ИЕ6 и К555ИЕ7.

Синхронные счётчики с асинхронным переносом: слева направо ИЕ6, ИЕ7.

Микросхемы ИЕ6 и ИЕ7 полностью одинаковы различие заключается в том, что ИЕ6 является двоично-десятичным счётчиком, а ИЕ7 – полностью двоичным. Данные счётчики являются реверсивными, то есть могут работать как на увеличения числа, так и на уменьшение, для этого они имеют счётные входы: +1 (увеличение по положительному фронту) и -1 (уменьшение по положительному фронту). Для выхода сигнала переноса при прямом счёте используется выход CR, а при обратном счёте вывод BR. Вход R является входом обнуления счётчика. Также есть возможность предварительной установки выходного кода параллельным переносом с входов D1, D2, D4, D8 при низком логическом уровне на входе WR.

После сброса счётчик начинает считать с нуля, либо с числа, которое установлено параллельным переносом. Двоично-десятичный счётчик считает до десяти, потом обнуляется и вырабатывает сигнал переноса на выходе CR или BR при обратном счёте. Двоичный счётчик же считает до 15 и происходит обнуление.

Синхронные счётчики с асинхронным переносом нашли более широкое применение, чем асинхронные счётчики: делители частоты, подсчёт импульсов, измерение интервалов времени, формировать последовательности импульсов и другое.

Синхронные счётчики

Данные типы счётчиков являются наиболее быстродействующими, однако это обуславливает самое сложное управление среди всех типов счётчиков. Одной из особенностей синхронных счётчиков является то, что сигнал переноса вырабатывается тогда, когда все выходы счётчика устанавливаются в единицу (при прямом счёте) или в нуль (при обратном). Также при включении нескольких счётчиков для увеличения разрядности, тактовые входы С объединяются, а сигнал переноса подается на вход разрешения счёта каждого последующего счётчика.

В серии микросхем входят несколько типов синхронных счётчиков, которые различаются способом счёта (двоичные или двоично-десятичные, реверсивные или нереверсивные) и управляющими сигналами (отсутствие или наличие сигнала сброса). Все счётчики данного типа имеют входы переноса и каскадирования.

Синхронные счётчики: слева направо ИЕ9(ИЕ10) и ИЕ12(ИЕ13).

Микросхемы К555ИЕ9 (ИЕ10) микросхемы различаются способом счёта ИЕ9 – двоично-десятичная, а ИЕ10 – двоичная. Данные микросхемы имеют счётный вход С, вход сброса R в нуль выходных выводов. Имеется возможность предварительной установки при нулевом уровне напряжения на входе разрешения предварительной установи EWR, вход Е0 – разрешение переноса и вход Е1 – разрешения счёта. Сигнал на выходе CR (сигнал переноса) вырабатывается при достижении максимального счёта и высоком уровне на входе Е0. Для работы счётчика должны быть высокие логические уровни на входах EWR, Е0 и Е1.

Микросхемы К555ИЕ12 (ИЕ13) также имеют одинаковое схемотехническое устройство и различаются способом счёта ИЕ12 – двоично-десятичный счётчик, а ИЕ13 – десятичный. Данные типы счётчиков реверсивные и допускают как прямой счёт, установкой нулевого уровня на входе Е0, так и обратный счёт, установкой высокого логического уровня на Е0, в остальном же входные и выходные выводы идентичны ИЕ9 и ИЕ10.

Синхронные счётчики нашли самое широкое применение в цифровых устройствах, так они могут полностью заменить функционал асинхронных и синхронных с асинхронным переносом счётчиков и к тому же имеют самое высокое быстродействие среди счётчиков.

Теория это хорошо, но необходимо отрабатывать это всё практически ПОПРОБЫВАТЬ МОЖНО ЗДЕСЬ