Как очень просто удвоить частоту импульсов

13.3. Удвоитель частоты

Усилители класса С, рассмотренные в гл. 3, можно также применять для удвоения частоты высокочастотных колебаний. Для получения более высокого коэффициента умножения час­тоты можно использовать несколько таких каскадов удвоения, соединив их последовательно один за другим. В схеме удвоения транзистор может быть включен по схеме с общим эмиттером, общей базой, общим истоком, общим затвором и т.д. На рис. 13.3 показана схема удвоителя частоты, в которой транзи­стор включен по схеме с общей базой.

Входной сигнал от генератора несущей (или от предыдуще­го усилителя класса С) подается на резонансный контур в цепи базы Предположим, что частота, которую необходимо удвоить, равна 1000 кГц. Входной контур L₂Cj настроен на эту частоту, а контур L₃C₃ в цепи коллектора настроен на частоту 2000 кГц. Так как контуры в цепях коллектора и эмиттера настроены на разные частоты, то условия самовозбуждения в схеме не выпол­няются и не требуется производить нейтрализации в схеме удвоителя даже в случае схемы с общим эмиттером. Вообще говоря, контур в цепи коллектора может быть настроен на ча­стоту в три раза выше входной частоты, но следует иметь в виду, что к. п. д. схемы резко понижается с увеличением коэф­фициента умножения.

Так как рабочая точка усилителя класса С выходит за пре­делы линейной части характеристики транзистора, то ток тран­зистора содержит гармонические составляющие высоких частот. При обычной работе усилителя класса С эти гармонические составляющие сильно ослабляются входным и выходным конту­рами благодаря их высокой избирательности на резонансной ча­стоте. Однако в схеме удвоителя частоты коллекторный контур настроен на вторую гармонику, ток которой оказывается до­вольно значительным в составе тока коллектора. В схеме на рис. 13.3 элементы имеют те же значения, что и в схеме на рис. 3.8. Обратное напряжение смещения, подводимое к конту­ру C₁L₂, создает нужные условия для работы в режиме клас­са С.

Рис. 13.3. Схема удвоителя частоты на транзисторе.

13.4. Одностабильный мультивибратор

В промышленной электронике, радиолокационных и вычис­лительных устройствах часто применяются импульсные устрой­ства, которые после их запуска вырабатывают нормированный выходной импульс заданной длительности и высоты. Таким устройством является одностабильный мультивибратор, назы­ваемый также ждущим мультивибратором, однотактным релак­сатором или старт стопным, мультивибратором,. От обычного мультивибратора он отличается тем, что работает не в режиме автоколебаний. Одностабильный мультивибратор вырабатывает один выходной импульс при подаче на его вход запускающего импульса.

Схема транзисторного одностабильного мультивибратора изображена на рис. 13.4. На базу транзистора Т₂ подается от­рицательное напряжение, благодаря которому транзистор на­ходится в закрытом состоянии. При этом падение напряжения на коллекторном резисторе R₄ равно нулю, вследствие чего по­тенциал коллектора равен напряжению источника питания. На базу транзистора Т₁ подается прямое положительное смещение через резистор R₃. При этих условиях транзистор Т_г находится в открытом состоянии, а транзистор Т₂ — в закрытом.

Рис. 13.4. Одностабильяый мультивибратор.

Для получения выходного импульса на вход схемы должен поступать импульс запуска положительной полярности. Этот импульс переведет транзистор Т₂ в открытое состояние. Из-за протекания тока коллектора возникает падение напряжения на резисторе R₄, которое уменьшает коллекторное напряжение транзистора Т₂. Это уменьшение напряжения передается на ба­зу транзистора Т₁, который начинает запираться, вследствие че­го падение напряжения на резисторе R₁ уменьшается, а коллек­торное напряжение транзистора T₁ возрастает. Это в свою оче-редь увеличит прямое смещение на базе транзистора Т₂, что вызовет дальнейшее нарастание тока коллектора указанного транзистора Развитие описанного процесса приведет к полному открыванию транзистора Т₂ и закрыванию транзистора Т₁.

По окончании действия входного запускающего импульса пройдет некоторый интервал времени и на конденсаторе С₂ ус­тановится существовавшее на нем ранее напряжение, а источ­ник Е₂ закроет транзистор Т₂. В результате этого положитель­ное напряжение, приложенное к базе транзистора Т_1, увеличит­ся что вызовет его открывание, и, таким образом, восстановит­ся исходное состояние схемы. В процессе открывания и закры­вания транзистора Т₂ на выходе схемы появится импульс, дли­тельность которого определяется постоянной времени R₃С₂.

Умножители частоты на элементах задержки

Умножители частоты в произвольное количество раз являются довольно экзотическими устройствами цифровой техники. При анализе технической литературы чаще всего можно найти умножители частоты цифровых сигналов в 2, 4, 8 раз.

Наиболее известны умножители частоты с использованием элементов «Исключающее ИЛИ». Простейший удвоитель частоты можно получить при использовании формирователя импульса, показанного на Рисунке 1а, если из схемы удалить диод VD1.

Формирователь импульса на RC-цепочке последовательного включения, Рисунок 1a, позволяет при подаче на его вход протяженного импульса получить на выходе устройства короткий импульс. Начало этого импульса совпадает по времени с моментом подачи входного импульса, а окончание определяется постоянной времени цепи R1C1. Длительность импульса можно оценить из выражения: ∆t

const•R1•C1. Предполагается, что длительность входного импульса превышает длительность выходного.

Элемент задержки импульса на RC-цепочках последовательного включения, Рисунок 1б, позволяет сформировать на выходе устройства импульс, задержанный относительно входного импульса на интервал времени ∆t₁

const•R1•C1. Момент окончания этого импульса ∆t₂

const•R2•C2, соответственно; длительность импульса: ∆t

При использовании нескольких параллельно включенных n формирователей задержки коротких импульсов относительно протяженного входного импульса и последующем суммировании этих импульсов на выходе устройства можно получить выходные импульсы, частота которых будет в n раз превышать частоту входного сигнала, Рисунок 2.

Для этого необходимо выполнение следующих условий:

1. Коэффициент заполнения входных импульсов D (КЗИ) должен быть приближен к максимально возможному значению, например, 99%.
2. Для обеспечения равномерности распределения выходных импульсов во времени при D=50% номиналы RC-цепочек вычисляют для каждого из n формирователей по выражению:0.754/(n•F), где R – в кОм, C – в нФ, F – в Гц. Частичное исключение при расчете имеет первый формирователь.

Так, например, для умножителя частоты на 3 (Рисунок 2) при использовании конденсаторов C равного номинала номиналы резисторов элементов задержки импульсов должны составлять ряд 0, R, 2R, 3R, 4R, 5R.

При использовании резисторов равного номинала емкость конденсаторов должна отвечать ряду 0, C, 2C…

Динамика электрических процессов в контрольных точках умножителя частоты (Рисунок 2) приведена на Рисунке 3.

Для получения импульсов на входе умножителя частоты с КЗИ, близким к максимально возможному, может быть использован формирователь импульсов (Рисунок 4), позволяющий получить такой сигнал из входного сигнала с произвольным КЗИ.

Альтернативный вариант умножителя частоты цифровых сигналов, выполненный на элементах задержки импульсов иного построения, показан на Рисунках 5 и 6.

Формирователь короткого импульса, который появляется сразу после окончания импульса входного, приведен на Рисунке 5а. Его длительность, как и в предыдущем случае, пропорциональна произведению R1C1.

Для получения короткого импульса, задержанного на заданный интервал времени после окончания импульса запуска может быть использован формирователь, показанный на Рисунке 5б. Для того чтобы такие формирователи могли быть использованы в составе умножителей частоты, длительность входных импульсов должна намного превосходить длительность выходных.

Умножитель частоты входного сигнала с использованием формирователей импульсов на RC-цепочках параллельного включения показан на Рисунке 6. На элементе «Исключающее ИЛИ» выполнен входной формирователь иглообразных импульсов (КЗИ порядка 1%) из входных импульсов с КЗИ 1…99%.

Далее короткие импульсы подаются на n (n – коэффициент умножения частоты) параллельно включенных формирователей задержки импульса на RC-цепочках параллельного включения (A1–An). Импульсы с выходов этих формирователей через диоды V_D суммируются на сопротивлении нагрузки R_Н.

При использовании в схеме резисторов равного номинала емкости пар конденсаторов для каждого из n формирователей можно вычислить из ряда (2n–1)C и 2nС, или C, 2C, 3C, 4C… для каждой RC-цепочки по нарастающей.

Для умножителей частоты в четное количество раз (2, 4, 6, 8…) можно использовать упрощенные схемы устройств (Рисунки 7 и 8). Эти умножители представляют собой удвоители входной частоты, выходные импульсы которых сдвинуты на заданный интервал времени и просуммированы на сопротивлении нагрузки.

Недостатком рассмотренных умножителей частоты является то, что без перестройки номиналов RC-цепочек они могут работать только в узкой полосе частот входных импульсов.

Для работы умножителей частоты в широком диапазоне частот необходимо синхронно перестраивать емкости конденсаторов (что мало реализуемо), либо резисторов. Разумеется, механическая одновременная перестройка целого ряда потенциометров также мало осуществима, однако использование электронных потенциометров снимает эту проблему.

Максимальная частота выходных сигналов определяется частотными свойствами используемых активных элементов (для КМОП микросхем порядка 1 МГц), минимальная – габаритами конденсаторов (единицы Гц).

Удвоитель частоты на микросхеме CD4069

Удвоитель частоты, использующий ИС 4069 , может удвоить частоту, чтобы дать выходную последовательность импульсов, частота которых вдвое превышает частоту входного сигнала с квадратной волной. Сигнал подается на вход N1. Должна быть прямоугольная волна с рабочим циклом приблизительно 50% на уровне, совместимом с логикой CMOS (от 3 до 15 В в зависимости от напряжения питания).

Входной сигнал буферизуется и инвертируется с помощью N1 и снова инвертируется N2, поэтому выходы A и B из N1 и N2 являются прямоугольными сигналами на 180 ° по фазе. Выход N1 дифференцируется C1 и R1, а выход N2 дифференцируется через C2 и R2, давая две формы всплесков C и D, 180 ° не в фазе. Сигналы буферизуются, инвертируются и формируются с помощью N3 и N4. Затем их объединяют в логический элемент NOR, состоящий из D1, D2, R3 и N5, и, наконец, инвертируют N6, чтобы получить частоту, вдвое превышающую частоту входного сигнала. Схема будет работать в широком диапазоне частот. При показанных значениях компонентов ширина импульсов в точке E и F составляет около 500 нс, поэтому рабочий цикл выхода будет составлять 50%, если частота равна 1 МГц, когда входная частота составляет 500 кГц. B AM AM Bosschaert

Микросхема CD4069BE производства National Semiconductor содержит 6 инверторов стандартной КМОП логики. Корпус: DIP-14.

Внутренняя схема одного инвертора

Расположение выводов микросхемы CD4069

Микросхема CD4069BE по входным и выходным уровням сигналов совместима с другими ИС стандартной КМОП логики серии 40xx/К561, а при напряжении питания 5 вольт также с ИС ТТЛ логики. Выходы микросхемы CD4069BE допускают нагрузку на один ТТЛ вход серии 74LS/К555. Более подробную информацию Вы можете узнать, скачав документацию.

Как очень просто удвоить частоту импульсов

Недостатком удвоителей частоты, часто применяемых в цифровых системах, является необходимость настройки для каждой конкретной частоты. Предлагаемая схема, предназначенная для использования в делителях на N, не требует регулировки в диапазоне от 0 до нескольких мегагерц.

При прохождении сигнала через схему каждый инвертор, помимо инвертирования импульса, вносит небольшую задержку (обычно 20 нс). Так, например, сигнал в точке D инвертируется спустя 60 нс после инвертирования входного сигнала в точке Л, следовательно, на обоих входах вентиля 6 высокие потенциалы сохраняются в течение 60 нс после переключения входного сигнала в точке А с низкого уровня на высокий. В этом случае выходное напряжение вентиля 6 (точка F) уменьшается через 60 нс после прихода положительного перепада на вход схемы. Почти аналогичный процесс происходит в вентиле 5; отличие только в том, что на его выходе формируется низкий потенциал в течение 60 нс после прихода отрицательного входного перепада. В схеме, показанной на рисунке, инверторы 1, 2 и 3 выполняют двойную функцию при формировании отрицательных импульсов длительностью 60 нс в точках F и G. Такое схемное решение позволяет уменьшить число вентилей.

Выходные импульсы вентилей 5 и 6 поступают на входы вентиля 7′, который формирует положительный импульс 60 нс при уменьшении потенциала на любом из его входов. Уменьшение потенциала на одном входе совпадает с передним фронтом каждого входного импульса в точке А, а уменьшение потенциала на другом входе совпадает с задним фронтом, поэтому частота выходных импульсов в точке Н удваивается по отношению ко входной в точке А.

Г. McGahee. Pulse-frequency doubler requires no adjustment, p. 149.